[English version here]

請園 智玲

うけぞの ともあき
Tomoaki Ukezono

博士(情報科学)
[北陸先端科学技術大学院大学・博情 第249号]
Ph.D. (Information Science), DI-249

研究者番号：50610060

face

現職
近畿大学 産業理工学部 情報学科 准教授
システムセキュリティ研究室 主催

専門
研究のキーワード
略歴
講義／授業 （太字は担当継続中の科目名）
社会貢献活動・学会活動等

社会貢献活動

所属学会

学会委員

学会賞

外部競争的研究資金等

代表

分担

内部競争的研究資金等

代表

分担

学外共同研究
著書　
  1. 佐藤寿倫, Tongxin Yang, 請園智玲, "センサフュージョン技術の開発と応用事例", 株式会社 技術情報協会(単行本), 第6章 "センシング、機械学習を支える半導体デバイスの開発と応用", 第1節 , "近似計算の採用による画像処理の低消費電力化", pp.239--245, 2019年1月.
論文　全113報 (査読付き：67報，筆頭筆者：41報)

学術論文誌【査読付き】

  1. Tomoaki Ukezono and Yui Koyanagi "A Light-weight Random Number Generation for Tamper-resistant AES Circuit," International Journal of Networking and Computing, Vol.14, No.2, pp.108--122, 15-pages, Jul. 2024.
  2. Toshinori Sato and Tomoaki Ukezono,"Exploiting Configurable Approximations for Tolerating Aging-induced Timing Violations," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (EA), Special Section on Circuits and Systems, Vol.E103-A, No.9, pp.1028--1036, 9-pages, Sep. 2020.
  3. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "An Accuracy-Configurable Adder for Low-Power Applications," IEICE Transactions on Electronics (EC), Special Section on Low-Power and High-Speed Chips, Vol.E103-C, No.3, pp.68--76, 9-pages, Mar. 2020.
  4. Tomoaki Ukezono, "Evaluations of CMA with Error Corrector in Image Processing Circuit," International Journal of Networking and Computing, Vol.9, No.2, pp.301--317, 17-pages, Jul. 2019.
  5. Toshinori Sato, Tongxin Yang, and Tomoaki Ukezono, "Trading Accuracy for Power with a Configurable Approximate Adder," IEICE Transactions on Electronics (EC), Vol.E102-C, No.4, pp.260--268, 9-pages, Apr. 2019.
  6. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "Design and Analysis of Approximate Multipliers with a Tree Compressor," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (EA), Vol.E102-A, No.03, pp.532--543, 12-pages, Mar. 2019.
  7. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "Design and Analysis of A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (EA), Special Section on VLSI Design and CAD Algorithms, Vol.E101-A, No.12, pp.2244--2253, 10-pages, Dec. 2018.
  8. 請園 智玲, "組込み仮想化のハードウェアI/Oアドレスマップ変換", 情報処理学会論文誌 「組込みシステム工学」特集, 2014年8月号, Vol.55, No.8, pp.1830--1840, 11ページ, 2014年8月.
  9. 請園 智玲, 田中 清史, "組込みプロセッサ向けキャッシュフィル制御方式", 情報処理学会論文誌 「組込みシステム工学」特集, 2011年12月号, Vol.52, No.12, pp.3160--3171, 12ページ, 2011年12月.
  10. 請園 智玲, 田中 清史, "バイナリ変換によるデータプリフェッチのためのハードウェア削減手法", 情報処理学会論文誌 コンピューティングシステム(ACS), 2009年12月号, Vol.2, No.4, pp.1--14, 14ページ, 2009年12月.

国際学術会議発表 予稿【査読付き】

  1. （採択通知）Manami Nishimura, Tomoaki Ukezono, and Toshinori Sato, "Alt-FF: A Logic-Level Design of Flip-Flop Controlfor Side-Channel Protection," Proc. of 2025 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2025), pp.xxx--xxx, 5-pages, Busan, Korea, Nov. 2025.
  2. （採択通知）Ryoma Katsube, Shinichi Nishizawa, Tomoaki Ukezono, and Toshinori Sato, "A Simulation-based Study on Impact of DVS for Side-channel Attacks," Proc. of 2025 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2025), pp.xxx--xxx, 5-pages, Busan, Korea, Nov. 2025.
  3. Ryoma Katsube, Shinichi Nishizawa, and Tomoaki Ukezono, "An EDA Based Side-Channel Attack Flamework for Netlists," Proc. of 2025 IEEE Region 3 Conference (SoutheastCon 2025), DOI: 10.1109/SoutheastCon56624.2025.10971649, 6-pages, Charlotte/Concord, NC, USA, Mar. 2025.
  4. Soma Kato, Yui Koyanagi and Tomoaki Ukezono, "An OS support for Tamper-resistant Software Execution Using Empty Interruptions," Proc. of 20th International Conference on Information Systems Security (ICISS 2024), Springer LNCS Vol. 15416, pp.25--41, 18-pages, DOI: 10.1007/978-3-031-80020-7_2, Jaipur, India, Dec. 2024. [acceptance rate: 25.8%]
  5. Yui Koyanagi and Tomoaki Ukezono, "Random Clock Gating for Side-Channel Protection," Proc. of 2024 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2024), pp.697--701, 5-pages, DOI: 10.1109/APCCAS62602.2024.10808212, Taipei, Taiwan, Nov. 2024.
  6. Ryoma Katsube, Taiki Nagatomo, and Tomoaki Ukezono, "Flattening Power Waveforms by Hamming Distance Converter for Side-Channel Attacks," Proc. of 2024 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2024), DOI: 10.1109/APCCAS62602.2024.10808349, pp.231--235, 5-pages, Taipei, Taiwan, Nov. 2024.
  7. Hiroyuki Hama, Toshinori Sato, and Tomoaki Ukezono, "Unveiling the Significance of Sign Calculation Impact on JPEG Applications," Proc. of the 39th International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC 2024), 6-pages, DOI: 10.1109/ITC-CSCC62988.2024.10628293, Okinawa, Japan, July. 2024.
  8. Yui Koyanagi, Tomoaki Ukezono, and Toshinori Sato, "A Light-Weight and Tamper-Resistant AES Implementation by FPGAs," Proc. of the 2024 IEEE International Symposium on Circuits and Systems (ISCAS 2024), 5-pages, DOI: 10.1109/ISCAS58744.2024.10557893, Singapore, May. 2024. [acceptance rate: 58.78%]
  9. Yui Koyanagi and Tomoaki Ukezono, "Masking Regularity of Noise for Tamper-resistant Design on FPGAs," Proc. of the 25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2024), pp.46--49, 4-pages, Taipei, Taiwan, Mar. 2024.
  10. Yui Koyanagi and Tomoaki Ukezono, "A Cost-aware Generation Method of Disposable Random Value Exploiting Parallel S-box Implementation for Tamper-resistant AES Design," Proc. of 14th International Workshop on Advances in Networking and Computing (WANC 2023), pp.318--322, 5-pages, DOI: 10.1109/CANDARW60564.2023.00060, Matsue, Japan, Nov. 2023.
  11. Tomoaki Ukezono and Yui Koyanagi, "Reusing Outputs from S-boxes for Tamper Resistant Design," Proc. of 3rd International Conference on Electrical, Computer and Energy Technologies (ICECET 2023), pp.1362--1367, 6-pages, DOI: 10.1109/ICECET58911.2023.10389410, Cape Town, South Africa, Nov. 2023.
  12. Yui Koyanagi and Tomoaki Ukezono, "A Cost-sensitive and Simple Masking Design for Side-channels," Proc. of 2023 IEEE Region 10 Technical Conference (TENCON 2023), pp.731--736, 6-pages, DOI: 10.1109/TENCON58879.2023.10322358, Chiang Mai, Thailand, Oct. 2023.
  13. Ryoma Katsube and Tomoaki Ukezono, "Investigation for Impact of Environmental Noise on Power Analysis Attacks," Proc. of 20th International SoC Design Conference (ISOCC 2023), pp.57--58, 2-pages, DOI: 10.1109/ISOCC59558.2023.10396388, Jeju Island, Korea, Oct. 2023.
  14. Hiroyuki Hama, Tomoaki Ukezono, and Toshinori Sato, "Leveraging Approximate Computing for IoT Image Transmission," Proc. of 20th International SoC Design Conference (ISOCC 2023), pp.75--76, 2-pages, DOI: 10.1109/ISOCC59558.2023.10396309, Jeju Island, Korea, Oct. 2023.
  15. Toshinori Sato, Hiroyuki Hama, and Tomoaki Ukezono, "Comparative Evaluation between Carry Prediction and Sign Error Correction in Approximate Addition," Proc. of 20th International SoC Design Conference (ISOCC 2023), pp.77--78, 2-pages, DOI: 10.1109/ISOCC59558.2023.10396324, Jeju Island, Korea, Oct. 2023.
  16. Tomoaki Ukezono and Yui Koyanagi, "Effect of High Frequency Noise Using DCMs in FPGA on Power Analysis Attack," Proc. of 2023 International Symposium on Communications and Information Technologies (ISCIT 2023), pp.419--424, 6-pages, DOI: 10.1109/ISCIT57293.2023.10376105, Sydney, Australia, Oct. 2023.
  17. Yui Koyanagi and Tomoaki Ukezono, "Improving Tamper-Resistance Exploiting Clock Phase Shifter Embedded in FPGAs," Proc. of the 10th International Conference on Electrical Engineering, Computer Science and Informatics (EECSI 2023), pp.493--498, 6-pages, DOI: 10.1109/EECSI59885.2023.10295855, Palembang, Indonesia (in Virtual), Sep. 2023. (Best Paper Award)
  18. Tomoaki Ukezono and Yui Koyanagi, "Disturbing Bit-transition Using History-based Mechanism against Power Analysis Attacks," Proc. of International Seminar on Application for Technology of Information and Communication 2023 (iSemantic 2023), pp.334--339, 6-pages, DOI: 10.1109/iSemantic59612.2023.10295297, Semarang, Indonesia (in Virtual), Sep. 2023.
  19. Tomoaki Ukezono and Yui Koyanagi, "A Countermeasure to Power Analysis Attack by Arbitrarily Injecting Multiple Types of Noise," Proc. of the 2023 IEEE Region 10 Symposium (TENSYMP 2023), 6-pages, DOI: 10.1109/TENSYMP55890.2023.10223483, Canberra, Australia, Sep. 2023. (Best Paper Award Runner-Up)
  20. Hiroyuki Hama, Tomoaki Ukezono, and Toshinori Sato, "Negative Impact of Approximated Signed Addition on Power Reduction," Proc. of 2023 International Symposium on Devices, Circuits and Systems (ISDCS 2023), pp.148--153, 6-pages, DOI: 10.1109/ISDCS58735.2023.10153565, Higashi-Hiroshima, Japan, May. 2023.
  21. Yui Koyanagi and Tomoaki Ukezono, "An Extremely Light-Weight Countermeasure to Power Analysis Attack in Dedicated Circuit for AES," Proc. of 19th International SoC Design Conference (ISOCC 2022), pp.85--86, 2-pages, DOI: 10.1109/ISOCC56007.2022.10031514, Gangneung, Korea, Oct. 2022.
  22. Masaki Sano, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama, Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "An Accuracy-Controllable Approximate Adder for FPGAs," Proc. of the 4th International Symposium on Advanced Technologies and Applications in the Internet of Things (ATAIT 2022), pp.60--66, 7-pages, Osaka, Japan, Aug. 2022. (Best Paper Award)
  23. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "Reducing Power Consumption using Approximate Encoding for CNN Accelerators at the Edge," Proc. of 32nd Great Lakes Symposium on VLSI (GLSVLSI 2022), pp.229--235, 7-pages, DOI: 10.1145/3526241.3530315, Irvine, CA, USA, Jun. 2022. [acceptance rate: 26%]
  24. Masaki Sano, Kenta Shirane, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama, Tongxin Yang, and Tomoaki Ukezono, "Design of a 32-bit Accuracy-Controllable Approximate Multiplier for FPGAs," Proc. of 18th International SoC Design Conference (ISOCC 2021), pp.55-56, 2-pages, DOI: 10.1109/ISOCC53507.2021.9613872, Jeju, Korea Island, Oct. 2021.
  25. Tomoaki Ukezono, "Resistance for Side-Channel Attack by Virtual Dual-Rail Effect," Proc. of 3rd International Conference on Electrical, Communication and Computer Engineering (ICECCE 2021), paper-89, 6-pages, DOI: 10.1109/ICECCE52056.2021.9514176, Kuala Lumpur, Malaysia (in Virtual), Jun. 2021.
  26. Toshinori Sato and Tomoaki Ukezono, "A Dynamically Configurable Approximate Array Multiplier with Exact Mode," Proc. of 5th International Conference on Computer and Communication Systems (ICCCS 2020), pp.917--921, 5-pages, DOI: 10.1109/ICCCS49078.2020.9118432, Shanghai, China, May. 2020.
  27. Toshinori Sato and Tomoaki Ukezono, "Evaluation on Configurable Approximate Circuit for Aging-Induced Timing Violation Tolerance," Proc. of 24th IEEE Pacific Rim International Symposium on Dependable Computing (PRDC 2019), pp.23--24, 2-pages, DOI: 10.1109/PRDC47002.2019.00015, Kyoto, Japan, Dec. 2019.
  28. Toshinori Sato and Tomoaki Ukezono, "Correcting Sign Calculation Errors in Configurable Approximations," Proc. of IEEE Asia Pacific Conference on Circuits and Systems 2019 (APCCAS 2019), pp.190--193, 4-pages, DOI: 10.1109/APCCAS47518.2019.8953155, Bangkok, Thailand, Nov. 2019.
  29. Toshinori Sato and Tomoaki Ukezono, "On Applications of Configurable Approximation to Irregular Voltage," Proc. of 2019 IEEE Nordic Circuits and Systems Conference (NorCAS 2019), 30-D5, 6-pages, DOI: 10.1109/NORCHIP.2019.8906926, Helsinki, Finland, Oct. 2019.
  30. Toshinori Sato and Tomoaki Ukezono, "Tolerating Aging-Induced Timing Violations via Configurable Approximations," Proc. of IEEE 8th Global Conference on Consumer Electronics (GCCE 2019), pp.1047--1050, 4-pages, DOI: 10.1109/GCCE46687.2019.9015592, Osaka, Japan, Oct. 2019.
  31. Tongxin Yang, Toshinori Sato, and Tomoaki Ukezono, "An Approximate Multiply-Accumulate Unit with Low Power and Reduced Area," Proc. of IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2019), pp.385--390, 6-pages, DOI: 10.1109/ISVLSI.2019.00076, Miami, Florida, USA, Jul. 2019. [acceptance rate: 33%]
  32. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "Design of a Low-power and Small-area Approximate Multiplier using First the Approximate and then the Accurate Compression Method," Proc. of the 29th edition of the ACM Great Lakes Symposium on VLSI (GLSVLSI 2019), pp.39--44, 6-pages, DOI: 10.1145/3299874.3317975, Washington, D.C., USA, May 2019. [acceptance rate: 29%]
  33. Tongxin Yang, Toshinori Sato, and Tomoaki Ukezono, "A Low-Power Approximate Multiply-Add Unit," Proc. of the 2nd International Symposium Devices, Circuits, and Systems (ISDCS 2019), 4-pages, DOI: 10.1109/ISDCS.2019.8719087, Higashi-Hiroshima, Japan, Mar. 2019.
  34. Tomoaki Ukezono, "An Error Corrector for Dynamically Accuracy-Configurable Approximate Adder," Proc. of International Workshop on Computer Systems and Architectures (CSA 2018), pp.145--151, 7-pages, DOI: 10.1109/CANDARW.2018.00034, Takayama, Japan, Nov. 2018.
  35. Ryuta Ishida, Tomoaki Ukezono, and Toshinori Sato, "Approximate Adder Generation for Image Processing Using Convolutional Neural Network," Proc. of 15th International SoC Design Conference (ISOCC 2018), pp.38--39, 2-pages, DOI: 10.1109/ISOCC.2018.8649928, Daegu, Korea, Nov. 2018.
  36. Toshinori Sato and Tomoaki Ukezono, "Exploiting Configurability for Correct Sign Calculation in an Approximate Adder," Proc. of 15th International SoC Design Conference (ISOCC 2018), pp.86--87, 2-pages, DOI: 10.1109/ISOCC.2018.8649985, Daegu, Korea, Nov. 2018.
  37. Hiroyuki Baba, Tongxin Yang, Masahiro Inoue, Kaori Tajima, Tomoaki Ukezono, and Toshinori Sato, "A Low-Power and Small-Area Multiplier for Accuracy-Scalable Approximate Computing," Proc. of IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2018), pp.569--574, 6-pages, DOI: 10.1109/ISVLSI.2018.00109, Hong Kong SAR, China, Jul. 2018. [acceptance rate: 29%]
  38. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "A Low-Power Yet High-Speed Configurable Adder for Approximate Computing," Proc. of the International Symposium on Circuits and Systems (ISCAS 2018), Design of Digital Circuits & Systems - I, 5-pages, DOI: 10.1109/ISCAS.2018.8350930, Florence, Italy, May 2018. [acceptance rate: 53%]
  39. Hiroyuki Baba, Tongxin Yang, Masahiro Inoue, Kaori Tajima, Tomoaki Ukezono, and Toshinori Sato, "A Carry-Predicting Full Adder for Accuracy-Scalable Computing," Proc. of the 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2018), R1-11 pp.51--55, 5-pages, Matsue, Japan, Mar. 2018.
  40. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "A Low-Power Configurable Adder for Approximate Applications," Proc. of 19th International Symposium on Quality Electronic Design (ISQED 2018), 4B-4 pp.347--352, 6-pages, DOI: 10.1109/ISQED.2018.8357311, Santa Clara, CA, USA, Mar. 2018.
  41. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier Design," Proc. of 23rd Asia and South Pacific Design Automation Conference (ASP-DAC 2018), 7A-1 pp.605--610, 6-pages, DOI: 10.1109/ASPDAC.2018.8297389, Jeju Island, Korea, Jan. 2018. [acceptance rate: 32.5%]
  42. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "Low-Power and High-Speed Approximate Multiplier Design with a Tree Compressor," Proc. of the 35th IEEE International Conference on Computer Design (ICCD 2017), pp.89--96, 8-pages, DOI: 10.1109/ICCD.2017.22, Newton, Boston area, Massachusetts, USA, Nov. 2017. [acceptance rate: 29%]
  43. Tomoaki Ukezono, "iPIC: A Hardware Mechanism for Faster Interrupt Handling on Embedded Virtualizations," Proc. of IEEE Symposium on Low-Power and High-Speed Chips 2014 (COOL Chips XVII), 1-page, Yokohama, Japan, Apr. 2014.
  44. Tomoaki Ukezono, "Filtering Insertions into A Small Instruction Cache in Embedded Processors," Proc. of International Workshop on Computer Systems and Architectures (CSA 2013), pp.393--396, 4-pages, DOI: 10.1109/CANDAR.2013.70, Matsuyama, Japan, Dec. 2013.
  45. Tomoaki Ukezono and Kiyofumi Tanaka, "Reduction of Leakage Energy in Low Level Caches," Proc. of the Workshop on Low Power System on Chip (SoC'10) in conjunction with The First International Green Computing Conference (IGCC'10), 8-pages, DOI: 10.1109/GREENCOMP.2010.5598268, Chicago, USA, Aug. 2010.
  46. Tomoaki Ukezono and Kiyofumi Tanaka, "Dynamic Binary Code Translation for Data Prefetch Optimization," Proc. of the 2008 International Symposium on Frontiers in Computer Architecture Design (FCAD 2008) in conjunction with The Thirteenth IEEE Asia-Pacific Computer Systems Architecture Conference (ACSAC 2008), 8-pages, DOI: 10.1109/APCSAC.2008.4625474, Hsinchu, Taiwan, Sep. 2008.
  47. Tomoaki Ukezono and Kiyofumi Tanaka, "HDOS: An Infrastructure for Dynamic Optimization," Proc. of the 2008 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA 2008), pp.33--39, 7-pages, Las Vegas, USA, Jul. 2008.

国内シンポジウム発表 予稿集【査読付き】

  1. 佐野 正樹, 白根 健太, 西川 広記, 孔 祥博, 冨山 宏之, ヨウ ドンキン, 請園 智玲, "FPGA向け32ビット可変精度近似乗算器の設計と解析", 第34回 回路とシステムワークショップ予稿集, C3-2, pp.202--206, 5ページ, 北九州国際会議場, 2021年8月.
  2. 馬場 裕之, 江崎 靖宏, 大藤 匡生, 請園 智玲, 佐藤 寿倫, "Flashメモリ上のKey-Value Storeのデータ構造のためのIoT向け低消費電力マイクロアーキテクチャの検討", The 18th IEEE Hiroshima Section Student Symposium 予稿集, pp.141--145, 5ページ, 山口大学 常磐キャンパス, 2016年11月.
  3. 請園 智玲, "組込み仮想化のための高機能割込みコントローラ", 組込みシステムシンポジウム 2014 (ESS 2014) 論文集, pp.120--125, 6ページ, 国立オリンピック記念青少年総合センター, 2014年10月.
  4. 請園 智玲, 荒木 光一, "組込み仮想化におけるハードウェアI/Oアドレスマップ変換の性能評価", 組込みシステムシンポジウム 2013 (ESS 2013) 論文集, pp.131--139, 9ページ, 国立オリンピック記念青少年総合センター, 2013年10月.
  5. 請園 智玲, 齋藤 好宗, 田中 清史, "組込みプロセッサ向けZCacheのキャッシュブロック置換の高精度化", 先進的計算基盤システムシンポジウム 2012 (SACSIS 2012) 論文集, pp.124--132, 9ページ, 神戸国際会議場, 2012年5月.
  6. 請園 智玲, 田中 清史, "組込みプロセッサのための命令キャッシュインデックス再配置手法", 組込みシステムシンポジウム 2011 (ESS 2011) 論文集, pp.13-1--13-8, 8ページ, 国立オリンピック記念青少年総合センター, 2011年10月.
  7. 請園 智玲, 田中 清史, "組込みプロセッサ向け命令キャッシュ制御方式の検討", 組込みシステムシンポジウム 2010 (ESS 2010) 論文集, pp.81--86, 6ページ, 国立オリンピック記念青少年総合センター, 2010年10月.
  8. 請園 智玲, 田中 清史, "動的最適化機構の電力最適化への適用", 先進的計算基盤システムシンポジウム 2010 (SACSIS 2010) 論文集, pp.259--266, 8ページ, 奈良県新公会堂, 2010年5月.
  9. 請園 智玲, 田中 清史, "データプリフェッチ最適化のためのバイナリ変換手法", 先進的計算基盤システムシンポジウム 2008 (SACSIS 2008) 論文集, pp187--194, 8ページ, つくば国際会議場, 2008年6月.

紀要【査読付き】

  1. （掲載予定）Tomoaki UKEZONO, "On FPGA Design Methods for Side-channel Countermeasure with DCM-derived Noise," KAYANOMORI (Reports of Faculty of Humanity-Oriented Science and Engineering, KINDAI University), vol.36 pp.xx--xx, 6-pages, ISSN:1349-5801 Aug. 2025.

紀要【査読なし】

  1. Tomoaki UKEZONO, Yui KOYANAGI "Extremely Lightweight and Fundamental VLSI Design Method against Power Analysis Attacks," 福岡大学工学集報 第114号別刷, 福岡大学研究推進部, pp.27--35, 9-pages, Mar. 2025.
  2. Tongxin YANG, Toshinori SATO, Tomoaki UKEZONO, "Design of Power-Efficient CNN Interence Utilizing Accuracy-Controllable Approximate Multiplier," 福岡大学工学集報 第114号別刷, 福岡大学研究推進部, pp.9--18, 10-pages, Mar. 2025.
  3. Tongxin YANG, Toshinori SATO, Tomoaki UKEZONO, "A Low-Power and Small-Area MAC Unit for Accuracy-Scalable Approximate Computing," 福岡大学工学集報 第103・104号別刷, 福岡大学研究推進部, pp.1--8, 8-pages, Mar. 2020.
  4. 請園 智玲, 荒木 光一, "布線論理によるタスクスケジューリング時間の平準化技法", 福岡大学工学集報 第101・102号別刷, 福岡大学研究推進部, pp.59--70, 11ページ, 2019年3月.
  5. 佐藤 寿倫, ヨウ ドウキン, 請園 智玲, "CMAを用いた画像先鋭化処理専用回路の低消費電力化改善", 福岡大学工学集報 第101・102号別刷, 福岡大学研究推進部, pp.43--49, 7ページ, 2019年3月.

研究会予稿集（技報／研究報告）・他【査読なし】

  1. 勝部 諒真, 請園 智玲, "ネットリストへのサイドチャネル攻撃プラットフォームを用いた耐タンパ性設計の再評価", 電子情報通信学会 技術研究報告, 信学技報, HWS2024-89, Vol.124, No.401, pp.90--94, 5ページ, ハードウェアセキュリティ研究会（HWS）／みんなの貸会議室 那覇旭町店, 2025年3月.
  2. 濵 寛之, 佐藤 寿倫, 請園 智玲, "近似加算器を用いた低消費電力JPEG回路に関する研究", 火の国情報シンポジウム2025論文集, pp.1--8, 8ページ, 火の国情報シンポジウム2025／長崎大学テクノロジーイノベーションキャンパス（NUTIC), 2025年3月.
  3. 勝部 諒真, 請園 智玲, 佐藤 寿倫, "暗号チップへの電力解析攻撃における環境ノイズの影響調査", Student Workshop of IEEE IM Japan Chapter 2023予稿集, pp.13--14, 2ページ, 佐賀大学理工学部, 2023年11月.
  4. 長友 泰樹, 請園 智玲, "電力解析攻撃におけるS-Boxのハミング距離と消費電力の関係の調査", 第22回情報科学技術フォーラム (FIT 2023) 講演論文集, 第1分冊, C-006, pp.219--220, 2ページ, 大阪公立大学 中百舌鳥キャンパス, 2023年9月.
  5. 佐藤 寿倫, 請園 智玲, "近似値計算回路の応用拡大に関する研究", 福岡大学 研究推進部 Research, Vol.28, No.2, pp.81--84, 2023年9月.
  6. 小柳 結依, 請園 智玲, "乱数を用いた軽量な電力解析攻撃対策実装の検討", 情報処理学会研究報告 SLDM, Vol.2022-SLDM-199, No.8, pp.1--5, 5ページ, キャンパスプラザ京都, 2022年11月.
  7. 長友 泰樹, 請園 智玲, "ARX型暗号への近似加算適用による電力解析攻撃対策の検討", 情報処理学会研究報告 SLDM, Vol.2022-SLDM-199, No.13, pp.1--3, 3ページ, キャンパスプラザ京都, 2022年11月.
  8. 濵 寛之, 請園 智玲, 佐藤 寿倫, "DCTへの近似加算適用によるJPEG圧縮の低消費電力化の検討", 情報処理学会研究報告 SLDM, Vol.2022-SLDM-199, No.3, pp.1--4, 4ページ, キャンパスプラザ京都, 2022年11月.
  9. 中西 恒夫, 秋山 英久, 請園 智玲, 田辺 利文, 中村 遼, 橋本 浩二, 藤永 拓矢, 古庄 裕貴, 前田 佐嘉志, 三角 真, 久住 憲嗣, "遠隔／対面BYOD プログラミング演習環境FuPad を用いたプログラミング教育事例報告", 情報処理学会研究報告 情報システムと社会環境, Vol. 2022-IS-160, No.2, 8ページ, 2022年6月.
  10. 中西 恒夫 請園 智玲, 田辺 利文, 藤永 拓矢, 楊 同鑫, "遠隔／BYODによる学生実験のための RISC-V エミュレータベースの演習環境の開発と運用", 電子情報通信学会 技術研究報告 教育工学, Vol.121, No.406, ET2021-52, pp.7--12, 6ページ, 2022年3月.
  11. 請園 智玲, "Wave-FFによるAESへの電力解析攻撃の耐タンパ性評価", 電子情報通信学会 技術研究報告, 信学技報, HWS2021-41, Vol.121, No.206, pp.1--6, 6ページ, ハードウェアセキュリティ研究会（HWS）／立命館大学（オンライン）, 2021年10月.
  12. 佐藤 寿倫, 請園 智玲, "低電力アプリケーション向け近似値計算に関する研究", 福岡大学 研究推進部 Research, Vol.26, No.1, pp.66--69, 4ページ, 2021年3月.
  13. 馬郡 拓也, 請園 智玲, "AESのFPGA実装におけるサイドチャネル対策回路の評価", 電子情報通信学会九州支部 第28回 学生会講演会, オンライン, 2020年9月.
  14. 請園 智玲, "動的電力制御によるサイドチャネル対策の検討", 電子情報通信学会 技術研究報告, 信学技報, HWS2019-23, Vol.119, No.143, pp.145--149, 5ページ, セキュリティサマーサミット2019 in 高知 (SSS 2019)／高知工科大学, 2019年7月.
  15. 請園 智玲, 福田 結菜, 佐藤 寿倫, "カラー画像を対象とした近似加算器を用いた画像先鋭化ハードウェアの評価", 情報処理学会 第81回全国大会 予稿集, pp.1-5--1-6, 2ページ, 福岡大学, 2019年3月.
  16. 佐藤 寿倫, 請園 智玲, "手書き数字認識ニューラルネットワークにおける近似乗算器の評価", 情報処理学会 第81回全国大会 予稿集, pp.1-3--1-4, 2ページ, 福岡大学, 2019年3月.
  17. 馬場 裕之, 請園 智玲, 佐藤 寿倫, "C-Packアルゴリズムを拡張した主記憶データの非可逆圧縮手法", 情報処理学会 第81回全国大会 予稿集, pp.1-47--1-48, 2ページ, 福岡大学, 2019年3月.
  18. 馬場 裕之, 寺崎 雅紀, 請園 智玲, 佐藤 寿倫, "Redis向けYCSBベンチマーク実行時のFPCによる消費電力削減", 第17回情報科学技術フォーラム(FIT 2018) 講演論文集, DVD-ROM, C-001, 第1分冊, pp.161--162, 2ページ, 福岡工業大学, 2018年9月.
  19. 請園 智玲, "リアルタイム性とスループット向上を両立する完全仮想化の研究", 福岡大学 研究推進部 Research, Vol.5, No.22, pp.107--112, 2018年3月.
  20. 田島 加織, 井上 晶仁, 馬場 裕之, ヨウ ドウキン, 請園 智玲, 佐藤 寿倫, "CMAを用いた画像先鋭化処理専用回路の低消費電力化", 電子情報通信学会 技術研究報告, 信学技報 Vol.117, No.377, VLD2017-68, pp.37--42, 6ページ, 慶應義塾大学 日吉キャンパス, 2018年1月.
  21. 井上 晶仁, 田島 加織, 馬場 裕之, ヨウ ドウキン, 請園 智玲, 佐藤 寿倫, "近似乗算器の内部構成に関する検討", 電子情報通信学会 技術研究報告, 信学技報 Vol.117, No.273, VLD2017-29, pp.13--18, 6ページ, デザインガイア2017／くまもと県民交流館パレア, 2017年11月.
  22. 馬場 裕之, 請園 智玲, 佐藤 寿倫, "KVSデータベースRedisからのデータアクセス局所性の解析", 電子情報通信学会 技術研究報告, 信学技報 Vol.117, No.278, CPSY2017-46, pp.59--62, 4ページ, デザインガイア2017／くまもと県民交流館パレア, 2017年11月.
  23. 井上 晶仁, 田島 加織, ヨウ ドウキン, 請園 智玲, 佐藤 寿倫, "ガウシアンカーネルの近似値化によるハードウェア単純化の検討", 第70回 電気・情報関係学会九州支部連合大会 予稿集, CD-ROM, 11-1P-04, pp.213, 1ページ, 琉球大学 千原キャンパス, 2017年9月.
  24. ヨウ ドウキン, 請園 智玲, 佐藤 寿倫, "動的な桁上げマスクを可能にする近似加算器の特性評価", 電子情報通信学会 2017年ソサエティ大会 シンポジウムセッション 予稿集, CD-ROM, AS-1-3 pp.S-4--S-5, 2ページ, 東京都市大学, 2017年9月.
  25. 石田 隆太, 請園 智玲, 佐藤 寿倫, "下位レベルキャッシュメモリへのアクセスフィルタによるタグ参照電力の削減", 情報処理学会 第79回全国大会 予稿集, CD-ROM, pp.1-65--1-66, 2ページ, 名古屋大学 東山キャンパス, 2017年3月.
  26. 馬場 裕之, 請園 智玲, 佐藤 寿倫, "Flashメモリ上のKey-Value Storeのデータ構造のためのIoT向け低消費電力マイクロアーキテクチャの評価", 情報処理学会 第79回全国大会 予稿集, CD-ROM, pp.1-59--1-60, 2ページ, 名古屋大学 東山キャンパス, 2017年3月.
  27. 荒木 光一, 請園 智玲, "布線論理によるμITRONタスクスケジューラ実装の実現可能性の検討", 電子情報通信学会 技術研究報告, 信学技報 Vol.115, No.174, CPSY2015-20, pp.53--58, 6ページ, SWoPP 2015／ビーコンプラザ 別府国際コンベンションセンター, 2015年8月.
  28. 請園 智玲, "サクセッサ情報を用いた命令フェッチ電力削減の検討", 第13回情報科学技術フォーラム (FIT 2014) 講演論文集, CD-ROM, C-023, pp.229--232, 4ページ, 筑波大学, 2014年9月.
  29. 請園 智玲, 荒木 光一, "動的部分再構成による連想メモリ内エントリの定数化の検討", 電子情報通信学会 技術研究報告, 信学技報 Vol.113, No.221, RECONF2013-36, pp.97--102, 6ページ, 北陸先端科学技術大学院大学, 2013年9月.
  30. 広山 貴之, 請園 智玲, 田中 清史, "事前実行によるキャッシュブロックの適正配置解析の提案", 平成24年度電気関係学会北陸支部連合大会講演論文集, CD-ROM,1ページ, 富山県立大学, 2012年9月.
  31. 請園 智玲, 劉 遠哲, 田中 清史, "密結合メモリを利用したリアルタイムタスクの実行時間変動の抑制", 電子情報通信学会技術研究報告 Vol.111, No.328, CPSY2011-53, pp.59--64, 6ページ, デザインガイア2011／ニューウェルシティ宮崎, 2011年11月.
  32. 劉 遠哲, 請園 智玲, 田中 清史, "リアルタイム処理に適した密結合メモリの利用法に関する検討", 平成23年度電気関係学会北陸支部連合大会講演論文集, CD-ROM, 1ページ, 福井大学, 2011年9月.
  33. 請園 智玲, 田中 清史, "組込みプロセッサ向けデータキャッシュ制御方式の検討", 情報処理学会研究報告 ARC, 2010-ARC-191(1), pp.1--7, 7ページ, 早稲田大学, 2010年10月.
  34. 許 允碩, 請園 智玲, 田中 清史, "階層型キャッシュシステムにおける高効率なブロック配置法", 平成22年度電気関係学会北陸支部連合大会講演論文集, CD-ROM, 1ページ, 福井高専, 2010年9月.
  35. 請園 智玲, 田中 清史, "動的コード最適化システムによる逐次データプリフェッチ手法", 情報処理学会研究報告ARC, 2007(115), pp.39--44, 6ページ. デザインガイア2007／北九州国際会議場, 2007年11月.
  36. 請園 智玲, 田中 清史, "ソフトウェアトレースにおけるレジスタ再割り当てアルゴリズムの検討", 平成18年度電気関係学会北陸支部連合大会講演論文集 CD-ROM E-65, 1ページ, 金沢工業大学, 2006年9月.
  37. 請園 智玲, 田中 清史, "ソフトウェアトレース生成による動的最適化の予備評価", 情報処理学会研究報告 ARC, 2006(88), pp.169--174, 6ページ. SWoPP 2006／高知商工会館, 2006年7月.
  38. 請園 智玲, 田中 清史, "ハードウェア解析システムによるバイナリコードの動的最適化", 情報処理学会研究報告 ARC, 2005(120), pp.7--12, 6ページ, デザインガイア 2005／北九州国際会議場, 2005年11月.
  39. 請園 智玲, 田中 清史, "バイナリコードの動的最適化を実現する実行時ハードウェア解析システム", 平成17年度電気関係学会北陸支部連合大会講演論文集 CD-ROM E-50, 1ページ, 石川高専, 2005年9月.
  40. 請園 智玲, 田中 清史, "線形ページアドレス予測によるTLBプリローディング", 情報処理学会研究報告 ARC, 2002(112), pp.71--76, 6ページ, デザインガイア2002／ラフォーレ琵琶湖, 2002年11月.
  41. 請園 智玲, 田中 清史, "線形ページアドレス予測によるTLBプリローディング", 平成14年度電気関係学会北陸支部連合大会講演論文集, pp.234, 1ページ, 福井大学, 2002年9月.
口頭発表のみ／招待講演　

口頭発表

  1. Yui Koyanagi and Tomoaki Ukezono, "Lightweight Countermeasures to Power Analysis Attacks by Injecting Noise to Cryptographic Circuits,"IEICE GlobalNet Workshop 2024, Hiroshima, Japan, Mar. 2024.
  2. Tomoaki Ukezono, "A Countermeasure to Power Analysis Attack in Flip Flops," WIP Poster Session at 28th Asia and South Pacific Design Automation Conference (ASP-DAC 2023), Tokyo, Japan, Jan. 2023. (Poster Award)
  3. 小柳 結依, 請園 智玲, "FPGA組込みPLLを用いたサイドチャネル攻撃対策のためのノイズ生成手法の検討", Young CAS Researchers Workshop ポスター発表, IEEE Circuits and Systems Society Japan Joint Chapter, 金沢市文化ホール (デザインガイア2022併催), 2022年11月.